بر اساس گزارش جدید سیتی بانک، بعید است شرکت TSMC با فشار قابلتوجهی در زمینه فناوریهای پیشرفته بستهبندی و تولید تراشه مواجه شود. تحلیلگر این بانک در بررسیهای خود اشاره میکند که ظرفیت تولید برای فناوری پیشرفته بستهبندی CoWoS شرکت TSMC، به لطف رشد روزافزون بازار هوش مصنوعی، در سالهای ۲۰۲۶ و ۲۰۲۷ با افزایش چشمگیری روبهرو خواهد شد. علاوهبراین، فناوریهای دیگری نظیر سیستم روی تراشه مجتمع (SoIC) و بستهبندی CoPoS نیز میتوانند محرکهای اصلی تقاضا در سالهای پیش رو باشند.
وابستگی موفقیت فناوری بستهبندی EMIB-T اینتل به بستر ABF
طی چند هفته گذشته، گزارشهای متعددی منتشر شده که نشان میدهند اینتل نهتنها به شکلی تهاجمی درحال بازاریابی برای فناوری بستهبندی EMIB-T خود است، بلکه غولهای بزرگ فناوری مانند گوگل نیز برای ساخت تراشههای هوش مصنوعی خود به این فناوری ابراز علاقه کردهاند. برخلاف فناوریهای بستهبندی استاندارد که برای انتقال سیگنالها بین تراشه و برد مدار چاپی به اینترپوزر سیلیکونی (Interposer) متکی هستند، فناوری EMIB از یک سابستریت ارگانیک (Substrate) استفاده میکند.
استفاده از این سابستریت مزایای متعددی از جمله کاهش هزینههای تولید را به همراه دارد. نسخهای پیشرفتهتر از این فناوری با نام EMIB-T، برای اتصال قطعات به یکدیگر از مسیرهای ارتباطی درون سیلیکونی (TSV) بهره میبرد. اینتل ادعا میکند که بستهبندیهای EMIB-T به دلیل هدایت مستقیم جریان الکتریکی از برد به تراشه و بالعکس، میزان نشت جریان را نسبت به پکیجهای استاندارد EMIB به شکل محسوسی کاهش میدهند.
جایگاه مستحکم TSMC در صنعت هوش مصنوعی
به گفته تحلیلگر بانک سیتی، از آنجایی که فناوری EMIB وابستگی شدیدی به سابستریتهای ABF (Ajinomoto Buildup Film) دارد، موفقیت نهایی آن به میزان بلوغ و تکامل اکوسیستم تولید ABF گره خورده است. با توجه به محدودیتهای تولیدی که TSMC درحالحاضر برای فناوری بستهبندی CoWoS خود با آن مواجه است، تحلیلگر سیتی معتقد است که مقیاسپذیری و گسترش فناوری EMIB اینتل نیز مستقیماً به این بستگی دارد که آیا تامینکنندگان مواد اولیه ABF قادر به افزایش ظرفیت تولید خود خواهند بود یا خیر.
یکی دیگر از رقبای TSMC که این روزها در بازار بسیار از آن صحبت میشود، لیتوگرافی 18A شرکت اینتل است. اخبار اخیر نشان میدهند که اپل به شدت پیگیر استفاده از این فناوری است؛ اما تحلیلگر سیتی معتقد است که اگرچه مرحله Tape out (نهاییسازی طراحی مدار برای تولید) یک رویه کاملاً عادی در این صنعت به شمار میرود، اما به هیچ وجه نمیتواند تضمینکننده تولید انبوه در مقیاس بالا در آینده باشد. این گزارش با تمرکز بر روی تراشههای هوش مصنوعی و پردازش سریع (HPC) تأکید میکند که طراحیِ تراشههایی که برای سالهای ۲۰۲۷ و ۲۰۲۸ برنامهریزی شدهاند، از هماکنون نهایی شده است و TSMC همچنان بازیگر بیرقیب این میدان خواهد بود.
نظرات کاربران